Low power A/D converters for multichannel integrated circuits
Niskomocowe przetworniki A/C dla potrzeb wielokanałowych układów scalonych

mgr inż. Piotr Otfinowski

Promotor: dr hab. inż. Robert Szczygieł, prof. nadzw. AGH
Dyscyplina: Elektronika


Głównym celem rozprawy doktorskiej są badanie mające na celu opracowanie nowych architektur oraz rozwiązań układowych przetworników analogowo-cyfrowych do zastosowań w wielokanałowych scalonych systemach elektroniki odczytu detektorów cząstek oraz promieniowania jonizującego. Szczególny nacisk został położony na zajmowaną przez układ powierzchnie krzemu, jako że jest to jeden z istotniejszych parametrów w tego typu systemach, oraz niski pobór mocy.

Pierwszym omawianym układem jest STS-XYTER – wielokanałowy układ scalony przeznaczony do odczytu sygnałów z paskowych detektorów krzemowych w nadchodzącym eksperymencie Compressed Baryonic Matter w ośrodku FAIR, Darmstadt, Niemcy. Cele eksperymentu oraz ogólna architektura systemu są zaprezentowane, podczas gdy główny nacisk jest położony na projekcie podsystemu pomiaru amplitudy, zaimplementowanym jako matryca 5-bitowych przetworników flash. W układzie wykorzystano nowatorską metodę trymowania, której zadaniem jest korekcja napięć niezrównoważenie komparatorów oraz dowolne kształtowanie charakterystyki przejściowej przetwornika. Opracowane rozwiązanie ma dwu-stopniową architekturę, składającą się z globalnej referencji zgrubnej oraz lokalnych, precyzyjnych przetworników C/A, co pozwoliło na zmniejszenie powierzchni zajmowanej przez pojedynczy przetwornik korekcyjny blisko czterokrotnie, przy zachowaniu tej samej nieliniowości. Wyniki pomiarów potwierdzają poprawność projektu, a także wykazują 16-to krotną poprawę rozrzutów napięć progowych komparatorów. Według wiedzy autora, zaproponowana architektura systemu korekcji nie była dotychczas prezentowana w literaturze.

Drugim zaprezentowanym układem jest 7-bitowy kompensacyjny przetwornik A/C z redystrybucją ładunku o bardzo małej zajętości powierzchni, odpowiedni do systemów detekcji o budowie pikselowej. Architektura przetwornika jest zaprezentowana, źródła nieliniowości charakterystyki przetwarzania są przeanalizowane i ostatecznie przedstawiony jest proces optymalizacji w kierunku jak najmniejszej zajętości powierzchni układu. Wyniki pomiarów wykazują bardzo niską nieliniowość oraz dobrą wydajność energetyczną przetwornika. Powierzchnia krzemu zajmowana przez układ jest równa 90 µm × 95 µm, co jest jednym z najlepszych wyników dla tego zakresu rozdzielczości. Powyższe cechy pozwalają na zastosowanie zaprezentowanego przetwornika A/C w systemach o bardzo ograniczonej dostępnej powierzchni i małym budżecie mocy.

Ostatnim przedstawionym rozwiązaniem jest 4-bitowy przetwornik flash o bardzo małej powierzchni z dynamiczną kompensacją napięcia niezrównoważenia komparatorów, przeznaczony do szybkich pikselowych układów obrazowania promieniowania rentgenowskiego o rozmiarach piksela 100µm × 100 µm i mniejszych. Szybkość konwersji wynosząca 5 MS/s pozwala na prace z promieniowaniem o intensywności rzędu kilku milionów zdarzeń na sekundę na kanał. Układ został zaimplementowany w dwóch technologiach CMOS – niedrogiej i szeroko stosowanej UMC 180 nm oraz nowoczesnej TSMC 40 nm. Zmiana technologii na nowszą pozwoliła na ponad dziewięciokrotnie zmniejszenie powierzchni układu oraz trzykrotne obniżenie poboru mocy, przy zachowaniu takich samych pozostałych parametrów. Otrzymane wyniki pozwalają na zastosowanie przedstawionego projektu przetwornika w przyszłych pikselowych systemach odczytowych.

Wszystkie cztery zaprezentowane przetworniki analogowo-cyfrowe zostały zaprojektowane (zarówno na poziomie schematu oraz planu masek), przygotowane do produkcji oraz scharakteryzowane eksperymentalnie przez autora samodzielnie.

Pełna wersja tekstu doktoratu: Doktorat_Piotr_Otfinowski

• dr hab. inż. Ryszard Sroka, prof. n. AGH Recenzja nr 1
  
• prof. nzw. dr hab. Witold Pleskacz, PW Recenzja nr 2
  

1. P. Otfinowski, P. Gryboś: Low area 4-bit 5 MS/s flash-type digitizer for hybrid-pixel detectors – design study in 180 nm and 40 nm CMOS, Nuclear Instruments and Methods in Physics Research Section A, vol. 800, 2015, s. 104–110.
2. P. Otfinowski, P. Gryboś, R. Szczygieł, K. Kasiński: Offset correction system for 128-channel self-triggering readout chip with in-channel 5-bit energy measurement functionality, Nuclear Instruments and Methods in Physics Research Section A, vol. 780, 2015, s. 114–118.
3. P. Otfinowski, P. Gryboś: A 7-bit 500 kS/s 1 V micro-power SAR A/D converter for pixel systems, Microelectronics Journal, vol. 45, Issue 9, 2014, s. 1154–1158.
4. P. Otfinowski, P. Gryboś, R. Szczygieł, P. Maj: ADCs in deep submicron technologies for ASICs of pixel architecture, DDECS: proceedings of the 2014 IEEE 17th international symposium on Design and Diagnostics of Electronic Circuits & Systems, April 23–25, 2014, Warsaw, Poland, s. 278–281.
5. P. Otfinowski, P. Gryboś: Flash ADCS for multichannel integrated systems in submicron technology, 2013 IEEE NSS/MIC: Nuclear Science Symposium & Medical Imaging Conference, October 27 – November 2, Seoul, Korea, s. 1-4.
6. P. Otfinowski, P. Gryboś: Design and measurements results of 7-bit low-power, low area SAR A/D converter for pixel systems, MIXDES 2013: Mixed Design of Integrated Circuits and Systems: proceedings of the 20 international conference, 20–22 June, 2013, Gdynia, Poland, s. 218–221.
7. P. Otfinowski, P. Gryboś, R. Kłeczek: A 10-bit 3MS/s low-power charge redistribution ADC in 180nm CMOS for neural application, MIXDES 2011: mixed design of integrated circuits and systems, proceedings of the 18th international conference, 16–18 June 2011, Gliwice, Poland, s. 197–200.