Filtracja i szybkie kształtowanie sygnału w układach elektroniki front-end w technologiach submikronowych CMOS

mgr inż. Rafał Kłeczek

Promotor: Dr hab. inż. Robert Szczygieł
Dyscyplina: Elektronika


Budowa scalonych stopni wejściowych układów elektroniki front-end w wielokanałowych systemach detekcyjnych jest zagadnieniem uniwersalnym i niezależnym od zastosowanej architektury systemu. Uwzględniając najważniejsze wymagania projektowe stawiane wielokanałowym układom ASIC dedykowanym do odczytu detektorów półprzewodnikowych, pytanie zasadnicze dotyczące układu elektroniki front-end brzmi: jak kształtować impuls wejściowy, aby otrzymać niski poziom szumów własnych oraz możliwość pracy z dużą częstością impulsów wejściowych przy jednoczesnym zachowaniu niskiego poboru mocy, małej powierzchni krzemu zajmowanej przez układ i wystarczającej jednorodności parametrów analogowych kanałów?

W rozprawie doktorskiej autor zaprezentował analizy teoretyczne, projekty oraz wyniki symulacyjne i pomiarowe zaproponowanych trzech różnych analogowych części układów elektroniki front-end dedykowanych do odczytu półprzewodnikowych detektorów promieniowania jonizującego, które są możliwymi odpowiedziami na postawione pytanie. Mając na uwadze fakt, że parametry części analogowej toru odczytowego determinują właściwości całego systemu pomiarowego, konieczna jest optymalizacja każdego rozwiązania układowego pod kątem konkretnej aplikacji i zastosowanego w niej detektora.

Zaprezentowane architektury analogowego przetwarzania impulsów wejściowych zostały zaimplementowane w wielokanałowych układach scalonych:

• 16-kanałowym AFE-XYTER,
• 128-kanałowym STS-XYTER,
• 16-kanałowym FSDR16,
• 16-kanałowym układzie do odczytu detektorów pikselowych.

Rozwiązanie układowe zaimplementowane w układach z rodziny XYTER umożliwia jednoczesny pomiar czasu interakcji oraz ładunku zdeponowanego w detektorze przez cząstkę jonizującą. Układ FSDR16 ze względu na zastosowane architekturę pozwala na porównanie analogowych parametrów filtru quasi-gaussowskiego typu CR-(RC)5 (z biegunami rzeczywistymi) z filtrem quasi-gaussowskim 5 rzędu o transmitancji z parami sprzężonymi biegunami zespolonymi. Układ elektroniki front-end dedykowany do odczytu detektorów pikselowych, którego rdzenie stopni przetwarzających sygnał wejściowy oparte są na strukturze inwertera, umożliwia porównanie ładunkowego i transimpedancyjnego trybu pracy.

Pełna wersja doktoratu: Doktorat_Rafal_Kleczek

1. Kleczek R., Grybos P.: FSDR16 – Fast and Low Noise Multichannel ASIC with 5th Order Complex Shaping Amplifier. IEEE Transactions on Nuclear Science, vol. 60, no. 3, 2013, pp. 2188 – 2195.
2. Kleczek R., Grybos P., Szczygiel R.: Low power analog readout front-end electronics for time and energy measurements. Nuclear Instruments and Methods in Physics Research A, vol. 748, June 2014, pp. 54 – 60.
3. Kleczek R., Grybos P.: FSDR16 a low noise, fast silicon strip detector readout IC with a 5th order complex shaping amplifier in 180 nm CMOS. IEEE Nuclear Science Symposium and Medical Imaging Conference 2011, Conference Record, Valencia, Spain, pp. 637 – 640.
4. Kleczek R., Szczygiel R., Grybos P., Otfinowski P., Kasinski K.: Time and Energy Measuring Front-End Electronics for Long Silicon Strip Detectors Readout. IEEE Nuclear Science Symposium and Medical Imaging Conference 2013, Conference Record, October 27 – November 2, Seoul, South Korea.
5. Kasinski K., Kleczek R., Grybos P., Szczygiel R.: Time-over-threshold processing implementation for silicon detectors with large capacitances. IEEE Nuclear Science Symposium and Medical Imaging Conference 2012, Conference Record, Anaheim, California, pp. 882 – 885.
6. Kleczek R., Grybos P., Otfinowski P.: The design of low power low noise high speed CMOS readout front-end electronics for silicon strip detectors. IEEE Mixed Design of Integrated Circuits and Systems 2011, Conference Record, Gliwice, Poland, pp. 374 – 378.
7. Kleczek R., Otfinowski P., Grybos P.: Area efficient front-end readout electronics for pixel detector based on inverter amplifier. IEEE Mixed Design of Integrated Circuits and Systems 2012, Conference Record, Warsaw, Poland, pp. 219 – 222.
8. Kleczek R., Grybos P.: Tests of a readout front-end electronics for a pixel detector based on inverter amplifier. IEEE Mixed Design of Integrated Circuits and Systems 2013, Conference Record, Gdynia, Poland, pp. 273 – 278.
9. Kasinski K., Kleczek R., Grybos P., Szczygiel R.: Dual Stage Charge-Sensitive Amplifier with Constant-Current Feedback for Time-over-Threshold Processing Dedicated for Silicon Strip Detectors. IEEE Mixed Design of Integrated Circuits and Systems 2013, Conference Record, Gdynia, Poland, pp. 239 – 242.
10. Kasiński K., Kłeczek R.: Design of the integrated dual stage charge sensitive amplifier. Elektronika: konstrukcje, technologie, zastosowania, vol. 54, no. 12, 2013, pp. 28 – 31.
11. Kłeczek R., Otfinowski P.: Projekt układu elektroniki front-end do odczytu detektorów pikselowych oparty na strukturze inwertera. Informatyka Automatyka Pomiary w Gospodarce i Ochronie Środowiska, Polska, 2012, nr 3, s. 47 – 50.
12. Kłeczek R.: Projekt układu elektroniki odczytu front-end do pomiaru czasu i energii dla półprzewodnikowych detektorów paskowych. Informatyka Automatyka Pomiary w Gospodarce i Ochronie Środowiska, Polska, 2013, nr 4, s. 18 – 21.
13. Kłeczek R., Otfinowski P.: Optymalizacja kształtowania impulsu i szumów toru elektroniki odczytu front-end dla detektorów krzemowych. Materiały SECON2011, XXX konferencja elektroniki i telekomunikacji studentów i młodych pracowników nauki, 22 – 24 marca, 2011, Warszawa.
14. Kłeczek R., Otfinowski P.: Projekt układu elektroniki front-end do odczytu detektorów pikselowych oparty na inwerterach. Materiały Warsztaty Doktoranckie 2012, Lublin, Polska, s. 64 – 66.
15. Kłeczek R.: Projekt układu elektroniku odczytu front-end do pomiaru czasu i energii dla półprzewodnikowych detektorów paskowych. Materiały Warsztaty Doktoranckie 2013, Poronin, Polska, s. 55 – 58.
16. Kasiński K., Kłeczek R.: Prototyp układu scalonego z dwustopniowym przetwarzaniem impulsu dla potrzeb niskomocowego pomiaru czasu wystąpienia zdarzenia i amplitudy ładunku wejściowego. Materiały Warsztaty Doktoranckie 2013, Poronin, Polska, s. 59 – 60.